如何使用VHDL設計一個簡易出租車計費器的資料合集免費下載

資料大?。?/em> 0.60 MB

所需積分: 0

下載次數:

用戶評論: 0條評論,查看

上傳日期: 2021-09-01

上 傳 者: 1755052724他上傳的所有資料

資料介紹

標簽:vhdl(755)eda(1467)fpga(13543)

  本文介紹了一種采用單片FPGA芯片進行出租車計費器的設計方法,主要闡述如何使用EDA器件取代傳統的電子設計方法,利用FPGA的可編程性,簡潔而又多變的設計方法,縮短了研發周期,同時使簡易出租車計費器體積更小功能更強大。本設計實現了出租車計費器所需的一些基本功能,計費包括起步價、行車里程計費,并用數碼管顯示里程和收費金額,同時考慮到出租車行業的一些特殊性,更注重了把一些新的思路加入到設計中。主要包括采用了FPGA芯片,使用VHDL語言進行編程,使其具有了更強的移植性,更加利于產品升級。

用戶評論

查看全部 條評論

發表評論請先 , 還沒有賬號?免費注冊。

發表評論

用戶評論
技術交流、我要發言! 發表評論可獲取積分! 請遵守相關規定。
上傳電子資料
好紧好爽再浪一点bl双性,jealousvue孕妇熟50maof,把雪白的岳弄怀孕了,出差我和公高潮我和公乱